Przez ponad pół wieku przemysł półprzewodników rozwijał się, kierując się jedną prostą zasadą: zmniejszać tranzystory.Zmniejszenie rozmiarów elementów zapewniło wyższą wydajność, niższą moc i niższy koszt w przeliczeniu na tranzystor.Ale dzisiaj ta ścieżka osiągnęła swój fizyczny i ekonomiczny limit.Skończyła się era czystego skalowania i nadeszła nowa era innowacje strukturalne i integracja 3D się zaczęło.

Sam tranzystor przechodzi całkowitą rewolucję architektoniczną.Od planarnego MOSFET-u do FinFET-u, od nanoarkuszy GAA po układanie CFET - każdy krok oznacza przejście od kurczenia się do przebudowa tranzystora w trzech wymiarach.To nie jest tylko stopniowe udoskonalanie – to całkowita redefinicja sposobu, w jaki chipy zapewniają wydajność.

Cztery generacje architektury tranzystorowej

1. Tranzystor planarny (tradycyjny 2D)
Klasyczna konstrukcja płaska, w której brama steruje kanałem od góry.Dominował od początków aż do 40 nm i 28 nm.W miarę dalszego zmniejszania się wymiarów problemy związane z prądem upływowym i kontrolą elektrostatyczną stały się nierozwiązywalne.

2. FinFET (sterowanie bramką 3D)
Kanał staje się pionową „płetwą”, z bramą owijającą się z trzech stron.To drastycznie poprawia kontrolę elektrostatyczną, zmniejsza wycieki i umożliwia skalowanie do 7 nm, 5 nm, a nawet 3 nm.FinFET stał się podstawą nowoczesnej ery chipów o wysokiej wydajności.

3. Nanoarkusz GAA (brama wszechstronna)
Przy długości fali 2 nm i poniżej FinFET osiąga swój limit.GAA zastępuje żebro ułożonymi w stos poziomymi nanodrutami lub arkuszami, całkowicie otoczonymi bramką.Zapewnia lepszą kontrolę, niższą moc i wyższy prąd napędowy.GAA jest obecnie główną strukturą dla chipów klasy 2 nm w firmach TSMC, Samsung i Intel.

4. CFET (uzupełniający FET)
Następna granica: pionowe układanie NMOS i PMOS.CFET mieści dwa tranzystory w jednym, drastycznie zmniejszając powierzchnię i poprawiając gęstość.Jest to ostateczny, ewolucyjny koniec skalowania tranzystorów, zanim przejmie kontrolę prawdziwa integracja systemu 3D.

Dlaczego samo skalowanie już nie działa

• Koszty procesu rosną wykładniczo w każdym nowym węźle
• Wyciek kwantowy i ograniczenia fizyczne zaostrzają granice
• Opóźnienie połączenia międzysieciowego i pobór mocy przekraczają prędkość tranzystora
• Duże monolityczne chipy charakteryzują się niską wydajnością i wysokimi kosztami

Branża zdała sobie sprawę: wydajność nie zależy już od mniejszych tranzystorów.Pochodzi z lepsze połączenia, inteligentniejsza architektura i integracja pionowa.

Nowa era: trzy warstwy innowacji 3D

Postęp w półprzewodnikach jest obecnie definiowany przez trzy wymiary projektowania 3D:

• Tranzystor 3D: FinFET, GAA, CFET – budowanie tranzystora w pionie
• Układanie urządzeń 3D: Pamięć logiczna, łączenie hybrydowe, układanie SRAM
• Integracja systemu 3D: Chiplet, pakowanie 2,5D/3D, integracja oparta na przekładkach

Razem tworzą 3D×3D×3D era: tranzystor, urządzenie i system – wszystko to staje się trójwymiarowe.

DTCO: Nowa podstawowa kompetencja

Gdy skalowanie się zakończy, Współoptymalizacja technologii projektowania (DTCO) staje się krytyczny.Oznacza to współprojektowanie architektury, struktury tranzystorów, tras metalowych i opakowań od samego początku.Najsilniejsze firmy nie są już tylko liderami procesów – są integratorami na poziomie systemowym.

Wydajność okablowania, dostarczanie mocy, konstrukcja termiczna i gęstość pasma decydują teraz o rzeczywistej wydajności produktu.

Sztuczna inteligencja jest najwyższą siłą napędową

Sztuczna inteligencja i obliczenia o wysokiej wydajności wymagają niespotykanej dotąd przepustowości, efektywności energetycznej i gęstości.Wymogów tych nie da się spełnić tradycyjnym skalowaniem.Wymagają:

• Połączenie pamięci i obliczeń o bardzo dużej przepustowości
• Ekstremalna wydajność energetyczna na operację
• Ogromna równoległość i gęsta integracja

Sztuczna inteligencja zmusiła całą branżę do porzucenia czystego skalowania i przyjęcia pełnej heterogenicznej integracji 3D.

Wniosek: Przyszłość nie jest mniejsza, jest wyższa

Era kurczących się tranzystorów odchodzi w niepamięć.Przyszłość półprzewodników nie polega na zmniejszaniu urządzeń – polega na budowaniu systemów wyższe, gęstsze i bardziej inteligentnie połączone.

Od Planar, przez FinFET, GAA do CFET, tranzystor zakończył swoją ewolucję.Następna bitwa zostanie stoczona Integracja 3D, zaawansowane opakowania i projektowanie na poziomie systemu.To tutaj zadecyduje o następnej dekadzie przywództwa półprzewodników.