W miarę jak skalowanie tradycyjnych tranzystorów zbliża się do fizycznych granic, a koszty produkcji w dalszym ciągu rosną, światowy przemysł półprzewodników w 2026 r. wkracza w erę po wprowadzeniu prawa Moore’a. Przez dziesięciolecia poprawa wydajności zależała wyłącznie od kurczenia się węzłów procesowych.Obecnie modułowa architektura Chipletów i heterogeniczna integracja 3D stały się głównym sposobem na utrzymanie innowacji w chipach.
Najlepsze odlewnie i projektanci chipów stopniowo rezygnują z ponadgabarytowych monolitycznych układów SoC na rzecz sztucznej inteligencji, HPC i zastosowań motoryzacyjnych.Nowy model rozwoju dzieli złożone chipy na niezależne chiplety obliczeniowe, pamięci, we/wy i zarządzania energią, a następnie integruje je za pomocą zaawansowanych opakowań 2,5D i 3D, aby osiągnąć wyższą wydajność i lepszą kontrolę kosztów.
Wielkogabarytowe monolityczne chipy napotykają nieuniknione problemy w zaawansowanych węzłach.Koszt fotomasek i produkcji płytek rośnie wykładniczo, podczas gdy wydajność gwałtownie spada wraz ze wzrostem powierzchni matrycy.Wspieranie masowej produkcji na dużą skalę stało się ekonomicznie trudne.
Chiplet doskonale rozwiązuje ten dylemat.Projektanci mogą wdrażać wysokowydajne chiplety obliczeniowe w procesach 3 nm/4 nm oraz umieszczać moduły we/wy, urządzenia peryferyjne i sterujące w dojrzałych węzłach 7 nm/14 nm.To heterogeniczne dopasowanie węzłów znacznie poprawia wydajność, skraca cykle badawczo-rozwojowe i zmniejsza ryzyko produkcyjne.
Popularności Chipletu nie można oddzielić od dojrzałości zaawansowanych technologii pakowania.Tradycyjne pakowanie 2D nie jest już w stanie sprostać wymaganiom AI dotyczącym ultrawysokiej przepustowości i małych opóźnień.Technologie takie jak krzemowy przekładka, układanie w stosy TSV i łączenie hybrydowe umożliwiają tworzenie połączeń o dużej gęstości pomiędzy wieloma chipletami.
Integracja 3D znacznie skraca ścieżki transmisji sygnału, skutecznie zmniejszając opóźnienia i zużycie energii.Obsługuje także wspólne pakowanie chipletów obliczeniowych, pamięci HBM i modułów optycznych, tworząc kompletne, wysokowydajne rozwiązanie typu system w pakiecie dla scenariuszy centrów danych i sztucznej inteligencji.
Na wczesnym etapie niespójne standardy interfejsów typu „die-to-die” ograniczały przyjęcie na dużą skalę.W 2026 roku stopniowo zakończy się globalna standaryzacja Chipletów.Ujednolicone protokoły interfejsów, otwarte platformy IP i ustandaryzowane systemy testowe obniżają próg, dla którego firmy bez technologii fabless muszą przyjąć konstrukcję Chiplet.
Wiodące odlewnie uruchomiły kompleksowe usługi Chiplet, obejmujące produkcję chipletów na zamówienie, integrację opakowań i weryfikację systemu, przekształcając Chiplet z zaawansowanego dostosowywania w uniwersalne rozwiązanie przemysłowe.
Architektura Chiplet, pierwotnie stosowana wyłącznie w wysokiej klasy akceleratorach AI i superkomputerach, obecnie szybko rozszerza się na elektronikę samochodową, sterowanie przemysłowe i rynki konsumenckie.Motoryzacyjne układy SoC dążą do wysokiej niezawodności i wielofunkcyjnej integracji, podczas gdy chipy przemysłowe skupiają się na niskim zużyciu energii i skalowalności — oba pasują do modułowych zalet Chipletu.
Analitycy branżowi przewidują, że w ciągu najbliższych trzech lat ponad 60% złożonych chipów ze średniej i wyższej półki zostanie wyposażonych w projekty integracji Chiplet i 3D.
Konkurencja w zakresie półprzewodników przeniosła się z czystego skalowania procesu na możliwości integracji na poziomie systemu.Chiplet i heterogeniczna integracja 3D to nie tylko ulepszenia techniczne, ale także rekonstrukcja globalnego ekosystemu projektowania i produkcji półprzewodników.W erze post-prawa Moore’a, ktokolwiek opanuje Chiplet i zaawansowane opakowania, obejmie prowadzenie w kolejnej rundzie rywalizacji przemysłowej.